• 一文了解薄膜制備(MOCVD 磁控濺射 PECVD)技術(shù)
    這一篇將會介紹幾種薄膜制備方法，在半導(dǎo)體加工工藝中，被提及最多就是光刻和刻蝕，其次就是外延（薄膜）工藝了。為什么芯片制造需要薄膜工藝呢？
    一文了解薄膜制備(MOCVD 磁控濺射 PECVD)技術(shù)
  • 聊聊芯片Debug模塊及其應(yīng)用
    在芯片設(shè)計(jì)中，通常都會增加一些debug(調(diào)試)電路邏輯，方便定位軟硬件問題。增加這些debug電路的基本要求對系統(tǒng)原有的正常操作無影響，否則可能會出現(xiàn)heisenbug。因此，debug邏輯電路通常用額外的專用資源去實(shí)現(xiàn)，debug面積占用超過總芯片面積5%的芯片也不在少數(shù)。
    聊聊芯片Debug模塊及其應(yīng)用
  • 電鍍機(jī)的陽極是什么材質(zhì)？
    什么是可溶性陽極與非可溶性陽極？學(xué)員問：電鍍的陽極有什么講究？什么是可溶性陽極和非可溶性陽極？什么是可溶性陽極與非可溶性陽極？
    電鍍機(jī)的陽極是什么材質(zhì)？
  • 貼片（Die Attach）
    貼片，又叫Die Attach，是半導(dǎo)體封裝流程中的一個關(guān)鍵步驟。它的作用是：?將切割下來的芯片（裸晶粒）牢固地粘貼在封裝基底上，例如引線框架（leadframe）、陶瓷基板或芯片載板（substrate）上。
    貼片（Die Attach）
  • 在光刻工藝中，什么是 Leveling ？
    在半導(dǎo)體光刻工藝?yán)铮T多環(huán)節(jié)都對芯片制造的精度與質(zhì)量有著舉足輕重的影響，其中 Leveling（找平）這一關(guān)鍵步驟在確保晶圓表面平整度方面扮演著不可或缺的角色。
    在光刻工藝中，什么是 Leveling ？
  • 阿姆達(dá)爾定律的演進(jìn)：古斯塔夫森定律
    在上一篇文章《受用一生的定理：阿姆達(dá)爾定律》中提到的阿姆達(dá)爾定律前提是假設(shè)問題的規(guī)模保持不變，并且給定一臺速度更快的機(jī)器，目標(biāo)是更快地解決問題。然而，在大多數(shù)情況下，這并不完全正確。當(dāng)有一臺更快的機(jī)器時(shí)，我們可能會希望增加解決問題的規(guī)?；蛱岣呓鉀Q方案的準(zhǔn)確性。
    阿姆達(dá)爾定律的演進(jìn)：古斯塔夫森定律
  • 晶圓電鍍原理
    之前我們寫過，晶圓電鍍在半導(dǎo)體行業(yè)中的應(yīng)用，見文章：哪些制程會用到電鍍工序？電鍍是一個很重要的金屬化工藝，今天我們就以微型電鍍設(shè)備為例，來詳細(xì)說說晶圓電鍍的原理。
    晶圓電鍍原理
  • 在濕法工藝中，為什么TMAH刻蝕Si能夠形成Σ形狀
    TMAH，即四甲基氨基氫氧化物（Tetramethylammonium hydroxide），是一種典型的有機(jī)胺鹽堿性物質(zhì)，在半導(dǎo)體、光學(xué)、化學(xué)等眾多領(lǐng)域中占據(jù)著重要地位，尤其是在半導(dǎo)體濕法工藝中。
    在濕法工藝中，為什么TMAH刻蝕Si能夠形成Σ形狀
  • 芯片封裝中的打線鍵合（Wire Bonding）
    一、什么是打線鍵合（Wire Bonding）？打線鍵合就是將芯片上的電信號從芯片內(nèi)部“引出來”的關(guān)鍵步驟。我們要用極細(xì)的金屬線（多為金線、鋁線或銅線）將芯片的焊盤（bond pad）和支架（如引線框架或基板）之間做電連接。
    芯片封裝中的打線鍵合（Wire Bonding）
  • 什么是晶圓貼膜（Wafer Mount）？
    一、什么是貼膜（Wafer Mount）？貼膜是指將一片經(jīng)過減薄處理的晶圓（Wafer）固定在一層特殊的膠膜上，這層膜通常為藍(lán)色，業(yè)內(nèi)常稱為“藍(lán)膜”。貼膜的目的是為后續(xù)的晶圓切割（劃片）工藝做準(zhǔn)備。
    什么是晶圓貼膜（Wafer Mount）？
  • LTspice中的 .tf 仿真命令
    本文介紹了LTspice仿真軟件中的.tf命令，該命令可用于計(jì)算直流小信號傳遞函數(shù)、輸入輸出阻抗等參數(shù)。通過一個單管共射放大電路的實(shí)例，展示了如何利用.tf命令分析三極管在不同偏置電壓下的放大倍數(shù)、輸入阻抗和輸出阻抗特性。仿真結(jié)果表明：當(dāng)基極電壓超過0.7V時(shí)輸入阻抗驟降至1kΩ；輸出阻抗在導(dǎo)通區(qū)下降，飽和區(qū)急劇降低；放大倍數(shù)在0.72V偏置時(shí)達(dá)到峰值-362。文章還演示了如何結(jié)合.step命令分析不同工作點(diǎn)下的傳遞函數(shù)特性，為電路設(shè)計(jì)提供了實(shí)用分析方法。 （全文148字，包含關(guān)鍵參數(shù)和核心結(jié)論）
    992
    06/01 08:55
    LTspice中的 .tf 仿真命令
  • PECVD 生成 SiO? 的反應(yīng)方程式
    在PECVD工藝中，沉積氧化硅薄膜以SiH?基與TEOS基兩種工藝路線為主。IMD Oxide（USG）這部分主要沉積未摻雜的SiO?，也叫USG（Undoped Silicate Glass），常用于IMD（Inter-Metal Dielectric）。
    1129
    05/31 08:25
    PECVD 生成 SiO? 的反應(yīng)方程式
  • 在晶圓流片過程中，什么是ECO？
    在芯片設(shè)計(jì)領(lǐng)域，ECO（Engineering Change Order，工程變更指令） 是一個關(guān)鍵概念，下面從定義、作用、實(shí)施流程及實(shí)際應(yīng)用等方面詳細(xì)介紹：
    在晶圓流片過程中，什么是ECO？
  • 塑封成型（Molding）
    一、塑封成型是什么？一句話理解：塑封成型（Molding）就是用高溫把一團(tuán)“熱塑性樹脂材料”壓進(jìn)模具里，把芯片、鍵合金線和支架整個嚴(yán)嚴(yán)實(shí)實(shí)包起來，形成我們最終看到的黑色“IC封裝殼”。
    1866
    05/30 09:15
    塑封成型（Molding）

正在努力加載...

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計(jì)資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄
熱門作者 換一換
熱門專題 更多