FPGA

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

FPGA（Field Programmable Gate Array）是在PAL （可編程陣列邏輯）、GAL（通用陣列邏輯）等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA（Field Programmable Gate Array）是在PAL （可編程陣列邏輯）、GAL（通用陣列邏輯）等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。收起

查看更多

電路方案

查看更多

設(shè)計(jì)資料

查看更多
  • 為什么FPGA芯片適合做算法？
    FPGA的最大優(yōu)勢是硬件級的靈活定制。它非常適合實(shí)現(xiàn)高并行的數(shù)據(jù)路徑、定制接口和時序控制等。對于結(jié)構(gòu)清晰、計(jì)算密集的算法，F(xiàn)PGA能通過專用邏輯優(yōu)化性能，超越通用處理器。
    為什么FPGA芯片適合做算法？
  • 【新品解讀】一板多能 AXRF49 定義新一代 RFSoC FPGA 開發(fā)平臺
    “硬件系統(tǒng)龐雜、調(diào)試周期長” “高頻模擬前端不穩(wěn)定，影響采樣精度” “接收和發(fā)射鏈路難以同步，難以擴(kuò)展更多通道” “數(shù)據(jù)流量大，處理與存儲跟不上” 這些是大部分客戶在構(gòu)建多通道、高頻寬的射頻采樣鏈路時，面臨的主要問題。 AXRF49 正是為解決這些瓶頸而來——它依托于 AMD 第三代 Zynq UltraScale+ RFSoC ZU49DR，整合了： -16 通道 14 位高性能 ADC/DAC
    250
    06/05 14:32
  • 從發(fā)明到 AI 加速:慶祝 FPGA 創(chuàng)新 40 周年
    今年是首款商用現(xiàn)場可編程門陣列( FPGA )誕生 40 周年,其帶來了可重編程硬件的概念。通過打造“與軟件一樣靈活的硬件”,FPGA 可重編程邏輯改變了半導(dǎo)體設(shè)計(jì)的面貌。這是開發(fā)人員第一次能在設(shè)計(jì)芯片時,如果規(guī)格或需求在中途、甚至在制造完成后發(fā)生變化,他們可以重新定義芯片功能以執(zhí)行不同的任務(wù)。這種靈活性令新芯片設(shè)計(jì)的開發(fā)速度更快,從而縮短了新產(chǎn)品的上市時間,并提供了 ASIC 的替代方案。 FP
    從發(fā)明到 AI 加速:慶祝 FPGA 創(chuàng)新 40 周年
  • 后量子加密（PQC）：為量子時代的未來保駕護(hù)航
    作者： 萊迪思半導(dǎo)體公司安全、電信和數(shù)據(jù)中心戰(zhàn)略業(yè)務(wù)開發(fā)部高級總監(jiān)Mamta Gupta 萊迪思半導(dǎo)體安全解決方案總監(jiān)Jordan Anderson 萊迪思半導(dǎo)體產(chǎn)品安全架構(gòu)師Temoc Chavez Corona 萊迪思半導(dǎo)體產(chǎn)品安全架構(gòu)師Mehryar Rahmatian 免責(zé)聲明 萊迪思不對本文檔所含信息的準(zhǔn)確性或其產(chǎn)品用于任何特定用途的適用性作出任何擔(dān)?；虮ＷC。本文件中的所有信息均按原樣提
    后量子加密（PQC）：為量子時代的未來保駕護(hù)航
  • 基于FPGA的手勢識別的多功能機(jī)械臂
    本作品基于機(jī)器視覺，聚焦手勢識別，利用攝像頭獲取單目圖像信息，基于 PYNQ 實(shí)現(xiàn)手勢分割、手勢建模、手勢形狀特征提取，對八種不同手勢圖像進(jìn)行識別，以舵機(jī)控制的機(jī)械臂模塊作為響應(yīng)終端，借助手勢變化來控制機(jī)械臂執(zhí)行兩種功能：一是按指令分揀物體，二是“井字游戲”人機(jī)大戰(zhàn)。
    基于FPGA的手勢識別的多功能機(jī)械臂