Quartus音樂(lè)播放器verilog代碼青創(chuàng)QC-FPGA開(kāi)發(fā)板

名稱(chēng)：Quartus音樂(lè)播放器verilog代碼青創(chuàng)QC-FPGA開(kāi)發(fā)板

軟件：Quartus

語(yǔ)言：Verilog

代碼功能：

音樂(lè)播放器設(shè)計(jì)：

1、可以通過(guò)蜂鳴器播放歌曲，循環(huán)播放；

2、可以通過(guò)按鍵控制開(kāi)始、暫停、復(fù)位；

3、led燈顯示節(jié)奏。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在青創(chuàng)QC-FPGA開(kāi)發(fā)板驗(yàn)證，青創(chuàng)QC-FPGA開(kāi)發(fā)板如下，其他開(kāi)發(fā)板可以修改管腳適配：

演示視頻：

設(shè)計(jì)文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. Testbench

6. Modelsim仿真

仿真了啟動(dòng)、暫停、停止等情況下的波形

6.1 整體仿真

6.2 音樂(lè)控制模塊

6.3 頻率控制字模塊

部分代碼展示:

module?music(sysclk,switch,stop_key,start_key,led,?spkout);
???input???????????sysclk;//50M晶振
input???????????stop_key;//reset
input???????????start_key;//開(kāi)始
input???????????switch;//SW1,撥到上面是正常，撥到下面暫停
???output??????????spkout;//蜂鳴器輸出
output??????[1:0]?led;//指示燈
wire???????[9:0]?tonestep;
???wire??????[7:0]?tonecode;
wire??????[3:0]?music_num;
wire?clk_valid;
assign?clk_valid=sysclk?&?switch;
???//調(diào)用頻率控制字產(chǎn)生模塊
???musicdec?u_musicdec
(
.tonecode(tonecode),//輸入簡(jiǎn)譜
.tonestep(tonestep)//輸出頻率控制字
);
//音樂(lè)控制模塊
music_ctrl?i_music_ctrl(
.sysclk(clk_valid),?
.start_key(start_key),
.stop_key(stop_key),
.tonecode(tonecode),//簡(jiǎn)譜
.tonestep(tonestep),//頻率控制字
.spkout(spkout),
.led(led)
);
endmodule

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=379