加入星計(jì)劃,您可以享受以下權(quán)益:
Vivado設(shè)計(jì)套件,是FPGA廠(chǎng)商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語(yǔ)言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶(hù)需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開(kāi)放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類(lèi)可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個(gè)等效ASIC 門(mén)的設(shè)計(jì)。
Vivado設(shè)計(jì)套件,是FPGA廠(chǎng)商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語(yǔ)言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶(hù)需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開(kāi)放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類(lèi)可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個(gè)等效ASIC 門(mén)的設(shè)計(jì)。收起
查看更多FPGA verilog
VIVADO萬(wàn)年歷verilog代碼Nexys4開(kāi)發(fā)板FPGA 數(shù)碼管
VIVADO顯示模塊verilog代碼Nexys4開(kāi)發(fā)板FPGA verilog
VIVADO電子拔河比賽游戲機(jī)verilog代碼Nexys4開(kāi)發(fā)板FPGA 數(shù)碼管
數(shù)字秒表/定時(shí)器(倒計(jì)時(shí))功能verilog代碼ego1開(kāi)發(fā)板vivadoFPGA verilog
vivado序列檢測(cè)器verilog代碼ego1開(kāi)發(fā)板驗(yàn)證FPGA vhdl
VIVADO三層電梯控制器VHDL代碼ego1開(kāi)發(fā)板FPGA 數(shù)碼管
洗衣機(jī)控制器VHDL代碼ego1開(kāi)發(fā)板vivado軟件FPGA verilog
八輸入的表決器ego1開(kāi)發(fā)板verilog代碼vivado軟件FPGA 數(shù)碼管
4人競(jìng)賽數(shù)字搶答器vivado軟件verilog代碼ego1開(kāi)發(fā)板FPGA 數(shù)碼管
數(shù)碼管移位循環(huán)顯示數(shù)字verilog代碼ego1開(kāi)發(fā)板FPGA 數(shù)碼管
任意進(jìn)制計(jì)數(shù)器12進(jìn)制計(jì)數(shù)數(shù)碼管顯示verilog代碼ego1開(kāi)發(fā)板FPGA verilog
電話(huà)撥號(hào)顯示器verilog代碼ego1開(kāi)發(fā)板vivado軟件FPGA 數(shù)碼管
vivado數(shù)字秒表verilog代碼ego1開(kāi)發(fā)板電子秒表跑表FPGA verilog
五位二進(jìn)制簡(jiǎn)易密碼鎖verilog代碼ego1開(kāi)發(fā)板vivado軟件FPGA 數(shù)碼管
vivado交通燈設(shè)計(jì)verilog代碼ego1板紅綠燈時(shí)間可修改FPGA 數(shù)碼管
售貨機(jī)基于ego1開(kāi)發(fā)板的自動(dòng)飲料機(jī)verilog代碼vivado軟件FPGA 數(shù)碼管
基于ego1開(kāi)發(fā)板的萬(wàn)年歷自動(dòng)數(shù)字日歷設(shè)計(jì)verilog代碼FPGA verilog
VIVADO自動(dòng)售票機(jī)售貨機(jī)verilog代碼ego1開(kāi)發(fā)板驗(yàn)證FPGA 數(shù)碼管
交通燈控制器Basys3開(kāi)發(fā)板紅綠燈數(shù)碼管倒計(jì)時(shí)verilogFPGA verilog
交通燈控制器設(shè)計(jì)Verilog代碼Basys3開(kāi)發(fā)板vivado軟件FPGA 數(shù)碼管
數(shù)字頻率計(jì)verilog代碼Basys3開(kāi)發(fā)板驗(yàn)證vivado軟件FPGA 數(shù)碼管
數(shù)字時(shí)鐘設(shè)計(jì)VIVADO軟件Basys3開(kāi)發(fā)板verilog語(yǔ)言電子表FPGA verilog
汽車(chē)尾燈控制器Basys3開(kāi)發(fā)板verilog代碼VIVADOFPGA 計(jì)時(shí)器
基于VHDL的倒計(jì)時(shí)控制器設(shè)計(jì)Basys3開(kāi)發(fā)板驗(yàn)證FPGA 數(shù)碼管
排隊(duì)叫號(hào)電路系統(tǒng)verilog代碼Basys3開(kāi)發(fā)板驗(yàn)證FPGA verilog
停車(chē)場(chǎng)計(jì)數(shù)器傳感器檢測(cè)verilog代碼basys3開(kāi)發(fā)板驗(yàn)證FPGA 數(shù)碼管
洗衣機(jī)控制器Basys3開(kāi)發(fā)板verilog倒計(jì)時(shí)FPGA 數(shù)碼管
籃球比賽24秒倒計(jì)時(shí)器basys3開(kāi)發(fā)板verilog代碼FPGA verilog
簡(jiǎn)易交通燈不帶倒計(jì)時(shí)VIVADO紅綠燈verilog代碼FPGA vhdl
羽毛球記分牌設(shè)計(jì)VHDL代碼VIVADO仿真