電子密碼鎖Verilog代碼Quartus遠(yuǎn)程云端平臺

名稱：Quartus電子密碼鎖Verilog代碼遠(yuǎn)程云端平臺

軟件：Quartus

語言：Verilog

代碼功能：

電子密碼鎖：

通過開關(guān)控制是否開始輸入密碼；

可以通過按鍵控制輸入密碼；

密碼輸入錯誤則報警；

輸入密碼10秒內(nèi)沒有開鎖則報警；

開鎖后數(shù)碼管顯示OP；

內(nèi)置初始密碼4321。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在遠(yuǎn)程云端平臺驗證，遠(yuǎn)程云端平臺如下，其他遠(yuǎn)程云端平臺可以修改管腳適配：

演示視頻：

設(shè)計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. 管腳分配

6. Testbench

7. 仿真圖

整體仿真圖

分頻模塊仿真圖

按鍵上升沿檢測模塊

Led流水燈控制模塊

狀態(tài)控制模塊

顯示模塊

部分代碼展示:

//數(shù)字密碼鎖
module?mimasuo(
input?clk,
input?RST,//復(fù)位
input?SW_0,//switch
input?key0,//輸入遞增按鍵
input?key1,//確認(rèn)按鍵
output?[3:0]?LED_out,
output?[7:0]?segment_ten,//數(shù)碼管段選十位
output?[7:0]?segment_one//數(shù)碼管段選個位
);
wire?key0_posedge;
wire?key1_posedge;
wire?second_en;//秒計時信號脈沖
wire?[2:0]?state;//狀態(tài)
wire?[3:0]?down_time;//倒計時
wire?[3:0]?word_in;//當(dāng)前輸入密碼值
wire?clk_2Hz;//輸出2Hz
wire?[3:0]?OPEN_LED;//輸出流水燈
//按鍵上升沿檢測模塊
key_posedge?i0_key_posedge(
.?clk(clk),//時鐘
.?key_in(key0),//輸入按鍵
.?key_posedge(key0_posedge)?//按鍵上升沿
);
//按鍵上升沿檢測模塊
key_posedge?i1_key_posedge(
.?clk(clk),//時鐘
.?key_in(key1),//輸入按鍵
.?key_posedge(key1_posedge)?//按鍵上升沿
);
//分頻到1Hz信號，用于秒倒計時
div_1Hz?i_div_1Hz(
.?clk(clk),//1KHz
.?second_en(second_en)//秒信號
);
//狀態(tài)控制
state_control?i_state_control(
.?clk(clk),
.?RST(RST),//
.?SW_0(SW_0),//Switch[0]
.?key0_posedge(key0_posedge),//輸入遞增按鍵
.?key1_posedge(key1_posedge),//確認(rèn)按鍵
.?second_en(second_en),//秒計時信號脈沖
.?state(state),//狀態(tài)
.?down_time(down_time),//倒計時
.?word_in(word_in)//當(dāng)前輸入密碼值
);
//流水燈控制模塊，密碼正確顯示流水燈
led_ctrl?i_led_ctrl(
.?clk(clk),//時鐘
.?clk_2Hz(clk_2Hz),//輸出2Hz
.?OPEN_LED(OPEN_LED)//輸出流水燈
);
//數(shù)碼管顯示模塊
display?i_display(
.?clk(clk),//
.?state(state),//狀態(tài)
.?down_time(down_time),//倒計時
.?word_in(word_in),//當(dāng)前輸入密碼值
.?clk_2Hz(clk_2Hz),//輸出2Hz
.?OPEN_LED(OPEN_LED),//輸出流水燈
.?LED_out(LED_out),
.?segment_ten(segment_ten),//數(shù)碼管段選十位
.?segment_one(segment_one)//數(shù)碼管段選個位
);
endmodule

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=356