fifo

作者：Mark Looney，應(yīng)用工程師 摘要 對(duì)于初次嘗試評(píng)估慣性檢測(cè)解決方案的人來說，現(xiàn)有的計(jì)算和I/O資源可能會(huì)限制數(shù)據(jù)速率和同步功能，進(jìn)而難以在現(xiàn)場(chǎng)合適地評(píng)估傳感器能力。常見的挑戰(zhàn)包括如何以MEMS IMU所需的數(shù)據(jù)速率進(jìn)行時(shí)間同步的數(shù)據(jù)采集，從而充分發(fā)揮其性能并進(jìn)行有效的數(shù)字后處理。計(jì)算平臺(tái)循環(huán)速度可能很慢（低至10 Hz），而且這些平臺(tái)往往不支持傳感器數(shù)據(jù)更新產(chǎn)生中斷來及時(shí)獲取數(shù)據(jù)。本

隊(duì)列，也稱作FIFO，常用數(shù)據(jù)結(jié)構(gòu)之一，特點(diǎn)是先進(jìn)先出。隊(duì)列是一種特殊的線性表，特殊之處在于它只允許在表的前端（front）進(jìn)行刪除操作，而在表的后端（rear）進(jìn)行插入操作，和棧一樣，隊(duì)列是一種操作受限制的線性表。進(jìn)行插入操作的端稱為隊(duì)尾，進(jìn)行刪除操作的端稱為隊(duì)頭。

建議使用FIFO采用的三個(gè)方式

在FIFO的使用過程中不可避免的在某些應(yīng)用下必須使用reset信號(hào)，將當(dāng)前FIFO中數(shù)據(jù)清空，但是我們現(xiàn)在調(diào)用的xilinx的FIFO核在復(fù)位條件不滿足時(shí)會(huì)偶現(xiàn)FIFO進(jìn)入復(fù)位狀態(tài)無法恢復(fù)，必須重新斷上電才能恢復(fù)的問題，所以在使用FIFO時(shí)我們必須嚴(yán)格的按照datasheet上要求執(zhí)行，以免出現(xiàn)異常。

本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。